Устройство компьютера

Графические адаптеры прошли путь развития в соответствии с развитием мониторов от монохроматических MDA (Monochrome Display Adapter) до группы адаптеров SVGA (Super Video Graphic Array) с расширенными возможностями по разрешению и количеству цветов. Информацию об особенностях различных типов адаптеров можно найти в справочной литературе.
Средства обработки изображений относятся к мультимедийному оборудованию. Под «мультимедиа» понимают комплекс аппаратных и программных средств, обеспечивающих возможности в создании виртуальной реальности: визуальных динамических и акустических эффектов, интерактивное взаимодействие человека и компьютера с использованием этих эффектов. Обработку изображений может выполнять как центральный процессор, так и специализированные аппаратные средства: графический сопроцессор или графический акселератор. По мере развития требований к обработке изображений и совершенствования архитектуры МП распределение функций между средствами обработки динамично изменяется.

Графический сопроцессор — это специализированный процессор, который подключается к шине процессора (СШ) и имеет доступ к ОП. В процессе работы сопроцессор конкурирует с центральным процессором по использованию СШ и ОП. По мере совершенствования технологии производства ИС, роста уровня интеграции и роста тактовой частоты работы процессора, функции, выделенные для сопроцессора, берет на себя центральный процессор.
Графический акселератор имеет свою память, работает автономно и в процессе работы может не выходить на СШ. Акселераторы сначала в виде отдельного блока подключались к шине PCI, а по мере развития вошли в состав графического адаптера. При построении сложных трехмерных изображений графическому акселератору не хватает своей видеопамяти, и требуются обращения к ОП. Возрастает информационный поток на шине. При подключении графического адаптера к шине PCI обмен с этим адаптером создает основной информационный поток, что затрудняет работу других устройств, подключенных к шине.

Разделение шин адреса и данных ведет к увеличению числа линий на материнской плате, что нежелательно. Поэтому принято компромиссное решение. Для передачи адреса выделено восемь линий, по которым за три такта при синхронизации передач фронтом и спадом импульса передается 6 байт: 4 байт адреса, 1 байт сообщения длины запроса и 1 байт команды.
Таким образом, шина AGP имеет пропускную способность, близкую к пропускной способности СШ. По протоколу обмена шина AGP может работать в двух режимах: своем режиме с отмеченными выше особенностями и в режиме шины PCI. Стандарт шины AGP строился, исходя из нужд графического акселератора. Предусмотрены два способа организации обмена информацией между ОП и акселератором: режим ПДП (DMA) и «режим исполнения». Читать полностью ‘Характеристика AGP.’ »

Стандарт шины AGP разработан на базе шины PCI. Это 32-разрядная шина, по составу сигналов напоминающая шину PCI. Чипсет связывает видеоадаптер с СШ процессора и ОП, минуя шину PCI. Ускорение обмена по сравнению с использованием шины PCI обеспечивается следующими факторами: использованием для синхронизации обмена через шину AGP тактов СШ (а не шины PCI); конвейеризацией обращений к ОП, удвоением частоты передачи данных, разделением шин адреса и данных.
При обычных обращениях по шине PCI (без конвейеризации) во время реакции памяти на запрос (время доступа и воспроизведения считанных данных) шина простаивает. Конвейерный доступ AGP к памяти позволяет во время ожидания передавать следующие запросы, а затем получать плотный поток ответов (данных). Читать полностью ‘Стандарт шины AGP.’ »

В значительной мере они обусловлены быстрыми темпами развития видеосистемы (особенно в связи с ростом мультимедийных приложений), а также со значительным ростом пиковой скорости работы ОП при пакетных обменах (до 2 — 6 Гбайт/с). При этом актуально создание высокоскоростных шин. Это требует совершенствования материнских плат и чипсетов. В большинстве компьютеров для управления информационными потоками и устройствами используются две микросхемы чипсетов, соединенных через шину PCI. По мере развития шина PCI перестает справляться с потребностью в скоростной связи чипсетов. Читать полностью ‘Основные тенденции развития организации информационных потоков в компьютерах.’ »

В настоящее время компьютеры стали предметом массового спроса. Уже более половины компьютеров используются дома. По данным фирмы Intel, годовой объем продаж компьютеров превысил объем продаж автомобилей и приблизился к объему продаж телевизоров. Новый массовый пользователь компьютера обусловил развитие новых возможностей и новых применений, развитие естественного интерфейса с пользователем. Ввод визуальной информации может производиться с рукописного текста, с фотографии, картины, с видеокамеры, TV-тюнера; ввод звуковой информации может осуществляться как в цифровом, так и в аналоговом виде. ПК становится «информационной супермагистралью». Читать полностью ‘Массовость компьютеров.’ »

В связи с быстрым ростом областей использования компьютеров в производственной деятельности, обучении и досуге произошла перестройка компьютерной индустрии. В производстве и доставке компьютеров до потребителя выделяют ряд этапов: создание МП, микропроцессорных платформ, системного ПО, приложений, организация сбыта. До массового применения компьютеров был ряд фирм, каждая из которых обеспечивала выполнение всех работ (всех этапов). Наиболее известными фирмами, производителями ВМ, были: IBM, DEC, HP, SUN. У каждой фирмы были отделы, которые занимались отдельными этапами создания систем. Читать полностью ‘Развитие производства компьютеров.’ »

При организации производства компьютеров с широким применением разделения труда и кооперации существенно возрастает роль стандартов. Особенно это относится к интерфейсам. Для обоснованного формирования стандартов необходимы широкомасштабные научные исследования, анализ тенденций. Так по данным Intel годовой объем исследований в фирме со 180 млн долл. в 1984 г. за 10 лет (к 1995 г.) увеличился до 1,5 млрд долл. К результатам таких исследований, закрепленных в стандартах, можно отнести архитектуру МП Pentium, шину PCI, технологию РпР, которые были рассмотрены.
Определяющим для развития компьютеров является рост производительности процессора. Этот рост соответствует экспоненциальному закону. Существенны три составляющие вектора производительности: целочисленные операции, операции с плавающей точкой, векторные операции с видеоинформацией (технология ММХ). Рост производительности процессоров для ПК привел к тому, что эти процессоры и соответствующую организацию систем стали использовать и в серверах. В первую очередь это относится к файловым серверам и серверам приложений. Они образуют класс «серверов большого объема» (SHV). Граница между компьютерами и серверами стала размываться. МП ПК стали использовать для построения мультипроцессорных систем. По соотношению производительности к стоимости системы на базе процессоров Pentium стали превосходить серверы и рабочие станции фирм IBM, HP, SUN, AT&T и вытеснять их с рынка серверов. Эти тенденции проявляются и в области систем для высокопроизводительных вычислений.

В целях расширения рынка сбыта компьютеров фирма Intel объединяет средства вычислительной техники и бытовой электроники. Концепция цифровых домов позволяет пользователям работать с развлекательными мультимедийными материалами в «любом месте и на любом устройстве». Она предоставляет новые возможности объединения нескольких устройств в домашнюю сеть. Технология Intel Wireless Connect представляет собой интегрированную в микросхему точку беспроводного доступа и позволяет создавать дома и в офисе беспроводные сети. ПК создается на таких процессорах как Pentium IV с технологией Hyper-Threading и набора микросхем Intel 915. Дополнительную информацию можно получить на русскоязычном Web-сервере фирмы Intel [51]. Читать полностью ‘Развитие технологий.’ »

Существенное влияние на массовость применения и на архитектуру компьютера оказывает то, что он в большинстве случаев используется не изолированно, а в составе телекоммуникационной вычислительной сети. Во-первых, это существенно расширяет возможности использования информационных технологий, включая такие новые возможности как видеоконференции, доступ к огромному количеству носителей информации через глобальные сети, возможность повсеместного размещения полнофункциональных ПК на предприятии с организацией удобного взаимодействия между ними, возможность удаленного использования средств высокопроизводительных вычислений и др. Читать полностью ‘Влияние на массовость и архитектуру.’ »

Пакетные циклы возможны при использовании в компьютере кэш-памяти. Элемент данных, передаваемых в пакетном цикле, содержит 32 байт. Следует обратить внимание, что адреса элементов данных в пакетных циклах выровнены по 32 байт соответственно строке во внутренней кэш-памяти процессора.
Использование кэш-памяти позволяет повысить производительность компьютера и увеличить интенсивность обмена данными по СШ за счет использования пакетных циклов обмена. Рассмотрим оценки эффекта повышения производительности за счет использования кэш-памяти. На производительность компьютера влияет большое число факторов. Последовательность процессов в компьютере имеет стохастический характер. Поэтому оценки эффективности кэш-памяти носят приближенный характер и основаны на использовании статистических данных и оценок других параметров процессов, получение которых является более простой задачей.

Передача данных по шине осуществляется двумя основными способами: непакетными и пакетными циклами. С помощью непакетных циклов проводят некэшируемые операции чтения или записи памяти и устройств ввода-вывода, а также кэшируемые операции чтения и образования внутренних копий. Пакетными циклами реализуют кэшируемые операции чтения памяти, а также операции обратной записи из кэш-памяти 1-го уровня в ОП. Пакетные и непакетные циклы могут быть объединены в поток. Это самый быстрый способ передачи более одного элемента данных. Читать полностью ‘Передача данных по шине.’ »

Рассмотрим работу компьютера при основных типах обмена по СШ центрального процессора с ОП. Центральный процессор и системный контроллер могут организовать много вариантов циклов чтения и записи. Базовым является некэшируемый (непакетный) одиночный цикл чтения или записи. Центральный процессор начинает именно такой цикл, а затем в зависимости от реакции блока управления ОП, расположенного в системном контроллере, начинает действовать в указанном им режиме. Центральный процессор задает максимальный темп общения с памятью в соответствии с его тактовой частотой. Блок управления памятью, используя сигнал готовности (BRDY#) и формируя его в подходящее время, регулирует время обращения к памяти с учетом быстродействия СБИС DRAM.

Поясним работу автомата. Исходно он находится в свободном состоянии. При появлении сигнала Т в следующем такте автомат переходит в состояние декодирования. Из состояния декодирования автомат безусловно (независимо от значений сигналов Т и Г) переходит в состояние управления. В состоянии управления автомат может находиться один или несколько тактов, ожидая сигнал готовности. В этом состоянии управляющие сигналы через шину управления поступают на управляющие входы устройств на шине и инициируют выполнение соответствующих микроопераций чтения либо записи. При поступлении сигнала готовности переход автомата зависит еще и от сигнала Т требования обмена. Если блок управления требует выполнения еще одного обмена по шине (Т = 1), то автомат переходит в состояние декодирования типа требуемого цикла шины, если обмена больше не требуется (Т = 0), то автомат переходит в состояние «свободен». Так с использованием сигнала квитирования («Готовность») организуется выделение дополнительных тактов при обменах с медленными (по сравнению с процессором) устройствами на шине.

Интерфейсный блок в центральном процессоре выполняет следующие функции:
• формирование выходных сигналов на шинах адреса, данных и управления в режиме вывода;
• формирование сигналов адреса и управления и восприятие сигналов с шины данных в режиме ввода;
• синхронизацию процессов внутри процессора и на СШ;
• реализацию стандартного для СШ протокола обмена (временной диаграммы сигналов в шине).
Взаимодействие по шине (регистровая пересылка между одним из регистров ОБ процессора и ячейкой ОП либо портом (регистром) периферийного устройства) осуществляется за цикл шины. Читать полностью ‘Функции интерфейсного блока.’ »

В организации обмена данными по СШ участвуют центральный процессор, системный контроллер и устройства, подключенные к шине (ОП и кэш-память 2-го уровня). Для пояснения организации обмена воспользуемся моделями дискретного преобразователя, OA и УА. ОП и кэш-память при обменах участвуют как OA. Их работой управляют УА, входящие в состав центрального процессора и системного контроллера. Инициирует обмен УА, входящий в состав ЦП (интерфейсный блок). Этот автомат взаимодействует с УА системного контроллера. Такое разделение управляющих функций по организации обмена позволяет уменьшить число выводов центрального процессора (управляющая информация выдается в закодированном виде) и упростить интерфейсный блок процессора. Кроме того, имеется возможность подстраивать работу УА системного контроллера под характеристики используемых в компьютере СБИС DRAM и СБИС SRAM, отличающиеся большим разнообразием.

Для пояснения принципов организации циклов шины рассмотрим граф переходов автомата, управляющего обменом по СШ. Для представления алгоритма обмена используется модель автомата Мура. Приведенный граф представлен в упрощенном виде и характеризует только функцию переходов автомата. Автомат имеет три внутренних состояния д: свободное, декодирования типа обмена, управления. Автомат находится в свободном состоянии, когда процессор не требует обмена по шине. В состоянии декодирования расшифровывается тип обмена (тип цикла шины). Читать полностью ‘Принципы организации циклов шины.’ »

При обращении центрального процессора к СШ код адреса, выдаваемый процессором, далее преобразуется системным контроллером. При этом старшие разряды А[31 — (т2 +1)] определяют, может ли кэшироваться запрашиваемая часть памяти. При записи данных в кэш код А[25—18] в качестве данных D[7—0] через выводы контроллера ТЮ записывается в соответствующую ячейку памяти тэгов, адрес определяется кодом А[17 — 5].
Для управления кэшем системный контроллер формирует управляющие сигналы:
TWE (Tag Write Enable) — разрешение записи в память тегов;
САА/В[4—3] — 2-разрядный код, используемый в пакетных обменах для указания 64-разрядных слов в строке кэша;
СОЕ (Cache Output Enable) выдача данных из памяти кэша в СШ;
CWE[7 —0] (Cache Write Enable) — разрешение записи, каждый сигнал соответствует одному байту на шине данных.
Читать полностью ‘Взаимодействие CPU и шины’ »

Рассмотрим логическую организацию накопителя данных кэша. В строке накопителя размещается 32 байт. Максимально адресуемое число строк в накопителе ограничено соглашением о разделении кода адреса на блоки. Это соглашение принимается при разработке материнской платы и системного контроллера. Разделение кода адреса на блоки связано с адресацией к кэш-памяти (рис. 8.2, б). Блок младших адресов А[4—0] используется для кодирования номера байта в строке, следующий блок А[#И| —5] используется для кодирования номера строки. В рассматриваемом примере используется прямой способ отображения адресов ОП в адреса накопителя кэша. При этом блок следующих разрядов А[т2 - (Ш] + 1)] определяет положение строки кэша в адресном подпространстве ОП, соответствующем младшим адресам всего АП. Параметры тх и т2 накладывают ограничения на организацию и использование кэша. Значения этих параметров определяются техническими решениями при разработке материнской платы и системного контроллера.

Читать полностью ‘Логическая структура кэша’ »

Из всех шин компьютера системная шина (СШ) имеет наибольшую пропускную способность при организации информационного обмена между устройствами. Через нее осуществляется информационное взаимодействие наиболее быстродействующих устройств: процессора, кэша 2-го уровня, ОП и системного контроллера. Прежде, чем рассматривать организацию информационного обмена по СШ, необходимо рассмотреть организацию устройств, подключенных к ней. В данном разделе рассматривается организация кэша 2-го уровня. Для рассмотрения воспользуемся примером организации кэш-памяти в соответствии с выбранным типом процессора и чипсета. Далее рассмотрим на какие параметры кэш-памяти накладывают ограничения тип чипсета и материнской платы.

Рассмотрим структуру компьютера, построенного с использованием процессора Pentium фирмы Intel (или аналогичных по архитектуре процессоров других фирм) и чипсета i430FX PCIset фирмы Intel, известного под коммерческим названием Triton.

В компьютере используется магистрально-модульная организация. Поскольку участвующие в работе компьютера устройства имеют различную производительность, интенсивность информационных потоков на внешних выводах устройств различна. Поэтому с целью повысить эффективность использования аппаратных средств информационное взаимодействие между устройствами осуществляется не через одну шину (магистраль), а через систему шин с различной пропускной способностью: СШ (шину процессора), локальную (мезонинную) шину PCI (Peripherial Component Interconnect bus), шину медленных периферийных устройств ISA (Industrial Standard Architecture). Для СШ в литературе используют различные английские обозначения: Host Bus, FSB (Front Side Bus) и CPU (Central Processor Unit) Bus. Читать полностью ‘Структуру ПК, построенного с использованием процессора Pentium фирмы Intel.’ »

Структура компьютера и организация в нем вычислительных процессов существенно зависят от типов процессора, материнской платы и системных контроллеров — микросхем, выполняющих функции управления информационным обменом между устройствами компьютера. Все эти три важные составляющие компьютера динамично развиваются. Существенные изменения в организации компьютера произошли с появлением процессоров класса Pentium, разработанных фирмой Intel. Системные контроллеры в ПК с процессорами Pentium реализуются на двух СБИС, в которых собраны контроллеры, выполняющие различные функции и ранее реализованные в виде отдельных больших ИС. С развитием микроэлектроники и ростом уровня интеграции эти контроллеры объединили в две микросхемы СБИС, добавив в их состав дополнительные схемы, связанные с расширением реализуемых аппаратурой компьютера функций. Поэтому СБИС системных контроллеров называют «чипсетами» (chipset — множество кристаллов). Вопросы функциональной и структурной организации компьютера рассматриваются на примере конкретных типов процессора, системных контроллеров (chipset) и материнской платы. Далее относительно этого базового варианта рассматриваются тенденции и направления развития в связи с прогрессом в компьютерной индустрии.